RTL
PulseAugur coverage of RTL — every cluster mentioning RTL across labs, papers, and developer communities, ranked by signal.
5 天有情绪数据
-
新的卢森堡语SQA系统使用TTS，发布新的表达式语音语料库
研究人员开发了LuxSQA，一个用于卢森堡语（一种资源匮乏的语言）的口语问答系统。该系统利用文本到语音（TTS）技术生成合成口语问题，扩充了现有的基于文本的QA资源。通过使用多种TTS系统训练参数高效的架构，LuxSQA在卢森堡语测试集上取得了优异的性能，证明了合成数据在资源匮乏的SQA中的有效性。另外，一个名为LuxEmo的新的卢森堡语表达式语音语料库已从广播节目中创建，包含21小时的数据，涵盖四种情绪类别，并使用五种TTS系统进行了基准测试。
-
发布了新的卢森堡语富有表现力的语音语料库
研究人员推出了 LuxEmo，这是一个针对卢森堡语的新的 21 小时富有表现力的语音语料库，解决了低资源语言在语音技术中代表性不足的问题。该语料库源自 Radio Télévision Luxembourg (RTL) 的青年广播节目，包含四个情感类别，并通过涉及自动检测和人工验证的半自动工作流程进行策划。这项工作还包括对五个文本到语音 (TTS) 系统的基准测试，以评估它们在卢森堡语上的性能，并评估跨语言迁移、适应和韵律迁移能力。
-
LLM 与形式化方法结合，实现可验证的硬件设计
研究人员开发了一个新的框架，使用大型语言模型 (LLM) 结合形式化方法来生成硬件设计。该方法旨在通过采用一套确保正确性的转换规则来减轻 LLM 在芯片设计中引入错误的风险。实验表明，该框架在将设计规范转换为可验证的 RTL 代码方面是有效且高效的。
-
AUTOGATE 使用 LLM 实现自动化 RTL 功耗优化
研究人员开发了 AUTOGATE，一个用于优化 RTL（寄存器传输级）设计以通过自动化时钟门控降低动态功耗的新颖框架。该系统采用结合机器学习和大型语言模型（LLM）的协同设计方法来分析波形数据和重写 RTL 代码。AUTOGATE 通过处理精炼的波形表示并采用分层多代理架构以适应大型代码库的可扩展性，解决了先前基于 LLM 的方法的局限性。
-
新的 LLM 工具增强硬件设计和数据生成
研究人员正在开发新的方法来改进大型语言模型（LLM）在硬件设计中的应用，特别是用于生成寄存器传输级（RTL）代码。一种名为 LLM4RTL 的方法采用工具辅助架构和精炼数据集，以更小的 LLM 实现与 GPT-4o 相媲美的性能。另一项开发 VHDLSuite 引入了一个用于 VHDL 生成的基准和评估框架，突出了将 LLM 应用于这种特定硬件描述语言所面临的挑战。此外，还提出了一种名为 RoSE 的新代理指标，用于在不需要人工测试集…
-
新的LLM驱动系统HierSVA助力硬件形式化验证
研究人员推出HierSVA，一个旨在利用大型语言模型（LLMs）增强硬件设计的形式化验证的综合系统。该系统包括一个从层次化RTL代码生成SystemVerilog Assertions (SVA)的管道、一个包含342个模块及其相关错误变体和自然语言规范的数据集，以及一个用于评估LLM在此任务上性能的基准。对十二个LLM的初步评估显示，模块级编译率为67.1%，生成的断言有82.1%的时间被证明是非平凡的，但仅检测到36.2%的注入故…
-
新框架通过结构化测试平台增强LLM驱动的硬件设计
研究人员开发了STG，一个结构化测试平台生成框架，旨在克服LLM驱动硬件设计的局限性。与目前将测试平台生成视为无约束代码合成的方法不同，STG利用硬件设计的固有结构来生成确定性测试平台。与迭代的基于LLM的流程相比，该框架提供了显著的速度提升、更高的编译成功率和更好的覆盖率。此外，STG还可以作为高效的数据整理引擎和测试时间扩展神谕，在提高模型性能的同时降低能耗和节点数量。
-
新框架引导LLM生成更准确的RTL代码
研究人员开发了CASS-RTL，一个旨在提高大型语言模型（LLM）在生成硬件描述语言（HDL）代码，特别是寄存器传输级（RTL）代码时的准确性的新框架。该方法识别并利用LLM中与代码正确性相关的特定注意力模式，引导生成过程产生功能上准确的输出。CASS-RTL无需额外的训练或监督，并在VerilogEval和CVDP等标准基准测试中展示了10-20%的准确性提升。
-
UniRTL框架统一代码和图以实现硬件设计
研究人员开发了UniRTL，一个通过整合RTL代码及其控制数据流图（CDFG）来学习硬件设计统一表示的新型框架。这种多模态方法旨在克服现有仅依赖单一数据模态方法的局限性。UniRTL采用分层训练策略和互相关联掩码建模来对齐代码和图表示，在性能预测和代码检索等下游任务上表现出改进的性能。
-
新的RuC框架为LLM代码补全生成HDL-agnostic基准
研究人员开发了RuC，一个用于生成硬件描述语言（HDL）代码补全基准的新框架。该系统由语法驱动且语言无关，能够对寄存器传输级（RTL）开发中的大型语言模型（LLMs）进行受控评估。RuC根据HDL语法屏蔽代码区域，并提示模型重新生成它们，从而能够评估从简单赋值到整个逻辑块的能力。一项使用RuC在Tiny Tapeout和RISC-V核心的SystemVerilog基准上进行的研究表明，补全性能受模型类型、屏蔽区域结构和提示策略的影响，…
-
AutoPPA框架利用学习到的规则自动化电路PPA优化
研究人员开发了AutoPPA，一个旨在自动化RTL设计中性能、功耗和面积（PPA）优化的新框架。与依赖人工定义的规则或缺乏先验知识的先前方法不同，AutoPPA自动生成自己的优化规则。它通过一个探索-评估-归纳的工作流程来实现这一点，该工作流程从对比代码对中抽象出规则，从而产生更有效的优化模式。实验表明，AutoPPA优于现有的最先进方法和手动优化技术。
-
Bertelsmann 将其 ChatGPT Enterprise 整合至全球品牌
全球媒体与教育公司 Bertelsmann 正在将其技术整合至旗下全球品牌。此次合作将大规模部署 ChatGPT Enterprise，使全球员工能够利用人工智能进行产品开发和服务增强。此次合作旨在提高创意过程和日常工作流程的生产力，并计划将其应用于新闻业、市场营销以及流媒体平台的个性化内容推荐。