English(EN) AUTOGATE: Automated Clock Gating via Toggling-Aware LLM-based RTL Rewriting

AUTOGATE 使用 LLM 实现自动化 RTL 功耗优化

作者 PulseAugur 编辑部 · [1 个来源] · 2026-06-17 04:00

研究人员开发了 AUTOGATE，一个用于优化 RTL（寄存器传输级）设计以通过自动化时钟门控降低动态功耗的新颖框架。该系统采用结合机器学习和大型语言模型（LLM）的协同设计方法来分析波形数据和重写 RTL 代码。AUTOGATE 通过处理精炼的波形表示并采用分层多代理架构以适应大型代码库的可扩展性，解决了先前基于 LLM 的方法的局限性。 AI

影响这项研究引入了一个新颖的基于 LLM 的硬件设计优化框架，有望提高芯片开发的效率。

排序理由该集群描述了一篇研究论文，其中详细介绍了一种使用 LLM 进行 RTL 功耗优化的新方法。[lever_c_demoted from research: ic=1 ai=1.0]

在 arXiv cs.AI 阅读 →

AI 生成摘要 · Google Gemini · 来自 1 个来源。我们如何撰写摘要 →

报道来源 [1]

arXiv cs.AI TIER_1 English(EN) · Yiting Wang, Chenhui Deng, Chia-Tung Ho, Yanqing Zhang, Zhuo Feng, Cunxi Yu, Ang Li, Gang Qu, Brucek Khailany · 2026-06-17 04:00

AUTOGATE: Automated Clock Gating via Toggling-Aware LLM-based RTL Rewriting

arXiv:2606.17461v1 Announce Type: cross Abstract: Fine-grain clock gating (FGCG) is among the most effective techniques for reducing dynamic power, yet current FGCG optimization flows remain largely manual. Recent LLM-based RTL optimization approaches remain limited by two key dr…

报道来源 [1]

AUTOGATE: Automated Clock Gating via Toggling-Aware LLM-based RTL Rewriting

相关实体

相关话题