PulseAugur
中
实时 17:47:23
English(EN) VHDLSuite: Unified Pipeline for LLM VHDL Generation with Data Synthesis and Evaluation

新的 LLM 工具增强硬件设计和数据生成

作者 PulseAugur 编辑部 · [3 个来源] ·

研究人员正在开发新的方法来改进大型语言模型（LLM）在硬件设计中的应用，特别是用于生成寄存器传输级（RTL）代码。一种名为 LLM4RTL 的方法采用工具辅助架构和精炼数据集，以更小的 LLM 实现与 GPT-4o 相媲美的性能。另一项开发 VHDLSuite 引入了一个用于 VHDL 生成的基准和评估框架，突出了将 LLM 应用于这种特定硬件描述语言所面临的挑战。此外，还提出了一种名为 RoSE 的新代理指标，用于在不需要人工测试集的情况下选择最佳的 LLM 合成数据生成器，该指标在识别不同语言和任务的最佳生成器方面显示出潜力。 AI

影响 用于 LLM 在硬件设计和合成数据生成领域应用的新基准和方法有望加速专用 AI 模型和工具的开发。

排序理由 多篇研究论文介绍了将 LLM 应用于硬件描述语言和合成数据生成的新方法和基准。

在 arXiv cs.AI 阅读 →

AI 生成摘要 · Google Gemini · 来自 3 个来源。 我们如何撰写摘要 →

新的 LLM 工具增强硬件设计和数据生成

报道来源 [3]

  1. arXiv cs.AI TIER_1 English(EN) · Jing Jin, Robert Chu, Ning Yan, Masood S. Mortazavi ·

    LLM4RTL：用于 RTL 生成的工具辅助 LLM

    arXiv:2606.15500v1 Announce Type: cross Abstract: Large language models (LLMs) have facilitated impressive progress in software engineering, code generation, tooling, and systems. Concurrently, a significant body of research has developed which explores a growing variety of metho…

  2. arXiv cs.CL TIER_1 English(EN) · Jan Cegin, Branislav Pecher, Ivan Srba, Jakub Simko ·

    RoSE：无需人工测试集即可选择 LLM 生成器的轮换合成数据评估

    arXiv:2510.06143v2 Announce Type: replace Abstract: LLMs are powerful generators of synthetic data, which are used for training smaller, specific models. This is especially valuable for low-resource languages, where human-labelled data is scarce but LLMs can still produce high-qu…

  3. arXiv cs.AI TIER_1 English(EN) · Yijun Shen, Minghao Shao, Yichen Zhao, Zhuoyan Yu, Boyuan Chen, Yik-Cheung Tam, Muhammad Shafique ·

    VHDLSuite：用于 LLM VHDL 生成的统一流水线，支持数据合成与评估

    arXiv:2606.13735v1 Announce Type: cross Abstract: Large Language Models (LLM) have shown impressive capabilities in Register Transfer Level (RTL) code generation, particularly for Verilog. However, evaluating their performance with other Hardware Description Languages (HDL), espe…

相关实体

相关话题