新的LLM驱动系统HierSVA助力硬件形式化验证

研究人员推出HierSVA，一个旨在利用大型语言模型（LLMs）增强硬件设计的形式化验证的综合系统。该系统包括一个从层次化RTL代码生成SystemVerilog Assertions (SVA)的管道、一个包含342个模块及其相关错误变体和自然语言规范的数据集，以及一个用于评估LLM在此任务上性能的基准。对十二个LLM的初步评估显示，模块级编译率为67.1%，生成的断言有82.1%的时间被证明是非平凡的，但仅检测到36.2%的注入故障。虽然代理模式在可证明性和强度指标上有所提高，但增益并不一致。 AI

影响 这项研究引入了一个新的基准和数据集，用于评估LLM在硬件验证中的应用，有望提高设计质量并缩短验证时间。

排序理由 这是一篇研究论文，详细介绍了一个用于LLM驱动的硬件验证的新系统和基准。[lever_c_demoted from research: ic=1 ai=1.0]

在 arXiv cs.AI 阅读 →

• BaseJump STL
• HierSVA
• LLM
• RTL
• SystemVerilog Assertions

• 论文
• 产品
• 基础设施

AI 生成摘要 · Google Gemini · 来自 1 个来源。 我们如何撰写摘要 →