PulseAugur
中
实时 12:43:56
实体 SystemVerilog Assertions

SystemVerilog Assertions

PulseAugur coverage of SystemVerilog Assertions — every cluster mentioning SystemVerilog Assertions across labs, papers, and developer communities, ranked by signal.

Show in brief
总计 · 30天
1
90 天内 1
发布 · 30天
0
90 天内 0
论文 · 30天
1
90 天内 1
层级分布 · 90 天
主题
情绪 · 30 天

1 天有情绪数据

最近 · 第 1/1 页 · 共 1 条
  1. TOOL · CL_91354 ·

    新的LLM驱动系统HierSVA助力硬件形式化验证

    研究人员推出HierSVA，一个旨在利用大型语言模型（LLMs）增强硬件设计的形式化验证的综合系统。该系统包括一个从层次化RTL代码生成SystemVerilog Assertions (SVA)的管道、一个包含342个模块及其相关错误变体和自然语言规范的数据集，以及一个用于评估LLM在此任务上性能的基准。对十二个LLM的初步评估显示，模块级编译率为67.1%，生成的断言有82.1%的时间被证明是非平凡的，但仅检测到36.2%的注入故…