半导体行业正从单片式芯片设计转向“小芯片”(chiplet)方法,将复杂的处理器分解为更小、更专业的组件。这种策略允许每个组件在最合适且最具成本效益的工艺节点上制造,而不是将所有功能都挤压在昂贵的单片前沿芯片上。先进的封装技术,包括2D(并排)和3D(堆叠)架构,对于互连这些小芯片至关重要,例如台积电(TSMC)的CoWoS和SoIC技术就实现了AMD MI300系列AI加速器等创新。这种封装的演变正成为高性能AI芯片的主要瓶颈和重要的成本驱动因素。 AI
影响 这种小芯片设计和先进封装的转变对于实现下一代高性能AI加速器至关重要。
排序理由 文章详细介绍了AI加速器设计和制造策略的重大转变,重点关注先进封装。[lever_c_demoted from significant: ic=1 ai=0.7]
在 Mastodon — mastodon.social 阅读 →
- AMD
- American Society of Mechanical Engineers
- CoWoS
- Heterogeneous Integration Roadmap (HIR)
- Institute of Electrical and Electronics Engineers
- MI300 Series
- SEMI
- SKhynix
- TSMC
AI 生成摘要 · Google Gemini · 来自 1 个来源。 我们如何撰写摘要 →