Moore's law
PulseAugur coverage of Moore's law — every cluster mentioning Moore's law across labs, papers, and developer communities, ranked by signal.
7 天有情绪数据
-
华为的“Tau定律”以新的芯片扩展框架挑战摩尔定律
华为推出了新的芯片扩展框架“Tau定律”，该框架优先考虑降低整体系统延迟，而非晶体管密度。这种方法挑战了摩尔定律所规定的传统扩展方式，并通过封装和互连等领域为到2035年的性能提升提供了路线图。
-
Imec 路线图：2038 年实现 0.3 纳米节点，CFET 晶体管在 0.7 纳米时可行
Imec 的 2026 年路线图勾勒了半导体制造的未来，预计到 2038 年实现 0.3 纳米制造节点，并在 0.7 纳米时实现 CFET 晶体管的可行性。该研究组织正在重新定义摩尔定律，强调单元尺寸和密度而非传统的缩小尺寸，因为接触多晶硅间距预计将在 2030 年左右趋于平稳。这一转变需要 CFET 和潜在的 Hyper-NA EUV 光刻等新技术来继续推进芯片功能。
-
AI算力增长打破50年趋势，由加速器驱动
全球算力存量已打破了近50年来约66%的复合年增长率趋势。这一趋势此前在20世纪90年代中期曾因Intel Pentium等技术进步和消费计算的兴起而受到干扰，如今则受到2020年左右出现的AI加速器的影响。尽管移动处理器和云计算侧重于效率，但浮点运算在AI中的核心作用催生了对新一轮算力的需求，预计当前的高增长率将持续数年。
-
Anthropic指控阿里巴巴窃取AI模型；IBM发布新芯片
Anthropic指控阿里巴巴非法提取其Claude AI模型的能力，称这是该公司迄今为止最大的已知蒸馏攻击。该技术涉及使用一个大型模型的输出来训练一个小型模型。此外，IBM开发了一款拥有1000亿个晶体管的新原型芯片，旨在延长摩尔定律，而欧洲正面临创纪录热浪导致电网挑战。
-
IBM发布首个采用堆叠晶体管的亚纳米级芯片技术
IBM宣布了其新型“亚纳米”（0.7纳米或7埃）芯片工艺的重大进展。这项突破采用了新颖的“纳米堆叠”架构，通过垂直堆叠晶体管来实现近乎翻倍的密度。该公司声称，这项创新可以带来性能提升高达50%或能效提高70%的芯片，从而解决AI数据中心面临的关键功耗挑战。IBM预计这项技术可以将芯片扩展再延长十年，并可能在五年内实现量产。
-
IBM 推出 nanostack 芯片技术，将摩尔定律再延长十年
IBM 推出了一种名为 nanostack 的新芯片架构，该架构将晶体管垂直堆叠成两层，有可能将摩尔定律再延长十年。这项技术通过向上构建晶体管而不是缩小它们，有望带来更快、更节能的计算机。IBM 预计该设计将在十年内被数据中心广泛采用，并可能应用于 CPU 和 GPU。
-
新框架ApproxHDC通过编译器驱动的近似优化超高维计算
研究人员开发了ApproxHDC，一个利用编译器驱动的近似调优来提高超高维计算（HDC）工作负载效率的新颖框架。该方法旨在通过为包括CPU、GPU以及ReRAM和PCM等新兴内存计算技术在内的各种硬件平台优化HDC算法来解决摩尔定律的局限性。ApproxHDC自动化领域特定近似的识别和应用，在巨大的可能性空间中导航，以在对准确性影响最小的情况下实现显著的性能提升。
-
人工智能需求激增，推动半导体价格达到前所未有的高位
人工智能需求激增，导致计算机和半导体进口价格大幅上涨，超出了历史趋势和摩尔定律。5月份价格上涨了3.6%，同比上涨14.4%，表明真实的芯片短缺正在推高单位计算成本。这一激增在历史记录中是前所未有的，“有史以来最快”也无法捕捉到增长的幅度。
-
LLM通过迭代反馈和效率关注改进代码生成
研究人员正在探索新的方法来提高大型语言模型（LLM）生成代码的可靠性和效率。一项研究侧重于迭代反馈循环，利用编译器错误消息和测试用例结果来帮助LLM改进其代码，其中推理模型比非推理模型显示出显著的改进。另一篇论文介绍了一个名为SwiftTrans的框架，旨在提高LLM翻译代码的功能正确性和运行时效率，解决了LLM生成的程序可能比人类编写的程序慢的问题。第三种方法通过选择性地生成代码并使用自动生成的单元测试来评估和控制正确性来解决代码幻觉问题。
-
华为发布新的芯片缩放定律以规避美国制裁
华为推出了一种名为“Tau (τ) 缩放定律”的新型半导体缩放方法，旨在不依赖受美国制裁的极紫外（EUV）光刻机来实现先进的晶体管密度。这种由华为“芯片女王”何庭波倡导的方法，侧重于压缩信号传输时间和垂直堆叠电路，而不是像摩尔定律那样仅仅缩小晶体管。Empyrean Technology等中国芯片设计公司已开始支持这一新方法，北京大学的研究人员正在开发兼容的EDA工具。
-
数据中心AI发展被批为“欺诈”
当前的人工智能发展方法涉及将大量处理单元堆叠到大型建筑中，一些观察家批评这种策略是为了规避计算机处理能力的物理限制。这种被称为“数据中心欺诈”的方法被一些人视为对摩尔定律的人为回应，是由公司利益驱动而非真正的技术进步。
-
华为与科学家发布2D芯片，挑战摩尔定律
中国研究人员与华为合作，开发出全球首款采用二维半导体的并行处理器。这款名为“问顶-1000”（Mengqi-1000）的新芯片利用二硫化钼克服了硅的物理尺寸限制，有望延续摩尔定律。该突破实现了创纪录的集成密度，标志着中国在二维半导体研究和潜在量产方面取得进展。
-
AI集成可能加速产品“恶化”，影响自由
产品的“恶化”被假设遵循阿姆达尔定律的倒数，尤其是在摩尔定律衰退的背景下。这种趋势与“cleverbot 2.0”和 Flock AI 的 ALPR 系统等高级 AI 功能的集成同时出现。人们对 AI 影响国家伟大和自由的潜力表示担忧。
-
华为“芯片女王”挑战摩尔定律
华为的首席芯片高管李丛（Li Cong）对长期存在的摩尔定律提出了质疑，认为它不再是半导体进步的主要驱动力。她认为，与单纯缩小晶体管尺寸相比，芯片设计和制造工艺的创新现在更为关键。这种关注点的转变可能标志着芯片发展新时代的到来，将架构改进和新材料的优先级置于传统扩展之上。
-
华为的陶氏缩放定律挑战半导体增长范式
华为提出了一个名为“陶氏缩放”（Taus Scaling）的新缩放定律，这可能会重新定义半导体行业的增长方程。随着摩尔定律面临衰退，华为提出的这一概念不仅被视为一项技术理论，更是行业价值创造体系的根本性转变。本文旨在探讨这一新缩放定律的本质和影响。
-
华为发布“Tau Scaling Law”挑战摩尔定律及美国芯片制裁
华为芯片部门总裁何庭波宣布了一种名为“Tau Scaling Law”的新方法，旨在绕过传统的摩尔定律限制和美国制裁。该方法侧重于优化芯片内的数据速度和信号传播，而不是仅仅缩小晶体管尺寸。华为声称，这种被称为LogicFolding的新架构将使他们能够在2031年前生产出性能相当于1.4纳米工艺的芯片，有可能缩小与台积电和三星等全球领导者之间的差距，而无需依赖受限的先进光刻设备。
-
摩尔定律经济学因芯片成本上升而失灵
摩尔定律，历史上曾描述了晶体管密度和经济成本，正面临挑战。虽然物理扩展已放缓多年，但最新报道表明经济交易也在破裂。台积电（TSMC）因成本原因而犹豫是否采用ASML的新高数值孔径极紫外光（High-NA EUV）机器，这表明每操作芯片成本下降的趋势可能逆转，影响从智能手机到人工智能基础设施的一切。