JEDEC
PulseAugur coverage of JEDEC — every cluster mentioning JEDEC across labs, papers, and developer communities, ranked by signal.
- 2026-07-08 research_milestone JEDEC released the new SPHBM4 standard to lower the cost of AI memory. 来源
4 天有情绪数据
-
中国CXMT就军工企业黑名单起诉五角大楼
中国顶级DRAM制造商CXMT已对美国国防部提起诉讼，挑战其被指定为中国军工企业的决定。CXMT认为其芯片符合标准的民用JEDEC规范，不具备军用级别要求，并声称与中国人民解放军没有直接联系。该公司表示，五角大楼在拜登和特朗普政府时期维持的黑名单未经证实，侵犯了正当程序，并严重损害了其业务和声誉。
-
三星将逻辑单元集成到LPDDR5X内存中，以加快AI推理速度
三星公司开发了LPDDR5X-PIM，一种将逻辑单元直接集成到内存芯片中的新型内存技术。这种内存处理（PIM）方法旨在降低AI推理任务的成本和功耗，这些任务通常受限于传统内存架构的瓶颈。该公司展示了LPDDR5X-PIM与标准LPDDR5X相比，可以实现显著更高的速度和带宽，从而满足了对AI硬件日益增长的需求和成本担忧。
-
AI硬件进展：Cerebras 堆叠DRAM，HBM 面临成本上涨
在 Hot Chips 2026 上，领先的内存和芯片制造商讨论了AI硬件的未来，重点关注晶圆级处理和高带宽内存（HBM）的进展。Cerebras 揭示了其CS-6系统中堆叠式DRAM的路线图，旨在提高推理性能并减小芯片面积。与此同时，Micron 和 SK Hynix 强调了HBM日益增长的挑战和成本，指出与传统DDR5内存相比，其硅成本在每一代中都在增加。SK Hynix 正在推动HBM5中的混合键合以克服堆叠限制，而三星则在探索…
-
AI服务器采用手机内存，推高成本并加剧供应紧张
由于AI和超级计算工作负载中CPU核心数量的增加以及日益增长的数据需求，AI服务器越来越多地采用传统上用于移动设备的LPDDR5X内存。与传统的DDR5 RDIMM相比，LPDDR5X在功耗效率和带宽方面具有优势，这使其成为NVIDIA最新服务器设计（如Grace和Vera CPU）的关键组件。然而，AI服务器对LPDDR5X的需求已超出供应能力，导致价格上涨和潜在的分配挑战，据报道NVIDIA正在考虑将部分系统的内存容量减半。
-
MCP、eMMC 和 eMCP：理解集成内存技术
本文深入探讨了多芯片封装（MCP）、嵌入式多媒体卡（eMMC）和嵌入式多芯片封装（eMCP）技术之间的区别。MCP 是一种将 NAND 闪存、DRAM 或 SRAM 等多个芯片集成到单个单元中的封装方法，以减少 PCB 空间和设计复杂性。而 eMMC 是一个完整的嵌入式存储解决方案，在一个封装内结合了 NAND 闪存、控制器和 MMC 接口，符合 JEDEC 标准。
-
JEDEC的SPHBM4标准大幅降低AI内存成本
JEDEC推出了一项新标准SPHBM4，旨在降低AI处理器中使用的高带宽内存（HBM）的成本。该标准采用了更窄的512位接口，并允许使用成本较低的有机基板，从而无需昂贵的转接板和台积电CoWoS等先进封装。SPHBM4通过提高数据传输速率来维持HBM4级别的带宽，旨在使高性能内存更容易用于AI应用。
-
新的SPHBM4标准旨在普及AI芯片的HBM
JEDEC宣布了一项新标准SPHBM4 (JESD330-4)，旨在通过允许在高带宽内存 (HBM) 的标准封装中使用HBM来普及HBM。这项新标准允许在专门的、供应受限的高级封装设施之外进行HBM组装，有可能使HBM能够用于中端AI芯片、网络硅和游戏GPU。SPHBM4通过减少引脚数量同时将信号速度提高四倍来实现这一目标，这也需要使用更高层数的基板，并增加了芯片封装占位符的物理尺寸，从而推动了基板材料的需求和定价。
-
SNIA 推出 MRAM SIG 以标准化接口并促进采用
存储网络工业协会 (SNIA) 成立了磁阻随机存取存储器 (MRAM) 特别兴趣小组 (SIG)，以促进 MRAM 的采用。该小组旨在标准化 MRAM 技术并开发新接口，以简化实施，特别是在人工智能、汽车和数据中心应用领域。SIG 正在与 IEEE 标准协会合作，解决对磁场敏感性的担忧，并致力于制定 JEDEC 标准，使 MRAM 能够与 LPDDR 和 CXL 等现有内存接口无缝集成，从而可能在包括 chiplets 在内的各种架构…
-
JEDEC 为 AI 不断增长的设备端需求开发 LPDDR6
JEDEC 正在开发 LPDDR6 内存，以满足设备端 AI 应用日益增长的需求。这一新的内存标准旨在提供更高的带宽和更低的功耗，这对于直接在移动设备上加速 AI 任务至关重要。
-
AMD 发布 EXPO 超低延迟 DDR5 内存
AMD 推出了 EXPO 超低延迟 (ULL) DDR5 内存，旨在通过优化子时序来提升性能。该公司声称，与标准 EXPO 相比，这项新功能将平均带来 4% 的性能提升，与 JEDEC 标准相比则能提升 13%，尤其有利于游戏场景。虽然兼容现有芯片组，但 EXPO ULL 需要新的 DIMM 和可能的 BIOS 更新，AMD 预计这些新内存套件的定价将与当前产品类似。
-
内存巨头推动AI、HPC服务器新MRDIMM标准
主要内存制造商三星电子、SK海力士和美光即将完成下一代服务器DRAM模块标准MRDIMM。这一新标准针对AI和高性能计算任务进行了优化，通过允许两个内存通道并发运行来提供更快的数据处理速度。与HBM不同，MRDIMM将作为CPU直接访问的主内存。