Interuniversity Microelectronics Centre
PulseAugur coverage of Interuniversity Microelectronics Centre — every cluster mentioning Interuniversity Microelectronics Centre across labs, papers, and developer communities, ranked by signal.
-
中国转向二维半导体，绕过硅出口限制
作为对西方先进硅芯片出口限制的回应，中国正在加速开发二维半导体，如二硫化钼。复旦大学的研究人员与上海原子技术公司合作，使用这种新材料开发了一个功能性的32位RISC-V微处理器，这标志着朝着“超越摩尔定律”架构迈出了重要一步。尽管取得了这一进展，但这些新芯片的规模目前仍与早期微处理器相当，在晶体管数量和缺陷控制等领域仍面临重大的工程挑战，才能与当前高端AI芯片竞争。
-
Imec 路线图：2038 年实现 0.3 纳米节点，CFET 晶体管在 0.7 纳米时可行
Imec 的 2026 年路线图勾勒了半导体制造的未来，预计到 2038 年实现 0.3 纳米制造节点，并在 0.7 纳米时实现 CFET 晶体管的可行性。该研究组织正在重新定义摩尔定律，强调单元尺寸和密度而非传统的缩小尺寸，因为接触多晶硅间距预计将在 2030 年左右趋于平稳。这一转变需要 CFET 和潜在的 Hyper-NA EUV 光刻等新技术来继续推进芯片功能。
-
IBM 推出 nanostack 芯片技术，将摩尔定律再延长十年
IBM 推出了一种名为 nanostack 的新芯片架构，该架构将晶体管垂直堆叠成两层，有可能将摩尔定律再延长十年。这项技术通过向上构建晶体管而不是缩小它们，有望带来更快、更节能的计算机。IBM 预计该设计将在十年内被数据中心广泛采用，并可能应用于 CPU 和 GPU。
-
imec、ASML、台积电实现2D晶体管50nm间距
imec、ASML和台积电已成功在300mm晶圆上制造了互补型2D材料晶体管，实现了50nm的间距。这一突破将n型和p型晶体管与原子级薄的2D沟道集成在一起，是克服硅尺寸限制的重要一步。该工艺利用单次极紫外（EUV）曝光打印出短至28nm的沟道，94%的晶体管功能正常并表现出高开关电流比。通过集成两种极性并在标准生产设备上实现，利用新颖的“反向”薄膜晶体管流程解决接触电阻问题，这一成就标志着2D晶体管尺寸扩展的一个里程碑。
-
欧盟寻求通过IMEC开辟新贸易路线以规避伊朗战争干扰 · 追踪1个来源
欧洲联盟正在加速努力，以建立替代能源和贸易路线，特别是印度-中东-欧洲经济走廊（IMEC），以应对伊朗战争造成的经济中断。该倡议旨在通过绕过霍尔木兹海峡等冲突地区来增强能源安全和供应链的韧性。以色列和印度等主要参与者对此表示支持，但该项目的完全实现取决于以色列和沙特阿拉伯之间的关系正常化，这是一个复杂的地缘政治问题。
-
IMEC 的 6G 芯片为 AI 集成到网络铺平道路
IMEC 开发了一款新的 6G 芯片，有望增强网络智能。这一进展可能使 NVIDIA 将 AI 更深入地集成到网络基础设施中，从而可能带来更复杂、响应更快的通信系统。
-
LAM Research 活动聚焦芯粒技术，表彰 Vertical Compute
LAM Research 举办了一场活动，展示了芯粒技术的进展并表彰了创新者。活动有 10 家初创公司参与，Vertical Compute 展示了其旨在改进 AI 应用的磁性存储器技术。Lightfinder，一家开发基于光子学的计量解决方案的公司，赢得了比赛。
-
Imec 使用先进 EUV 光刻技术制造量子点量子比特
Imec 已经开发出首个使用高数值孔径 EUV 光刻技术制造的量子点量子比特器件，这是一种尖端的制造技术。这项突破旨在使量子计算的生产路线图与先进 AI 处理器的生产路线图保持一致。通过利用现有的半导体制造基础设施，Imec 的创新有望显著加速量子计算机的规模化生产。