Cadence
PulseAugur coverage of Cadence — every cluster mentioning Cadence across labs, papers, and developer communities, ranked by signal.
- 2026-07-16 product_launch Cadence is selling AI virtual chip engineers for tens of thousands of dollars. 来源
- 2026-06-24 funding AI startup Cadence raised $100 million in a funding round led by Spark Capital, valuing the company at $1.2 billion. 来源
- 2026-06-23 funding Cadence raised $100 million in a funding round led by Spark Capital, reaching a $1.2 billion valuation. 来源
- 2026-05-22 research_milestone Publication of a research paper introducing the CADENCE framework for inferring individual dynamics from sparse data. 来源
7 天有情绪数据
AI integration in chip design is a key differentiator for Cadence
Cadence's AuraStack, which merges AI with High-Performance Computing (HPC) for PCB and advanced packaging design, highlights a strategic focus on AI integration. This is presented as a key driver of their success in the EDA market, especially in light of talent shortages.
Cadence's AI-driven EDA growth outpaces general SaaS
Cadence is experiencing a boom in its Electronic Design Automation (EDA) market, driven by the sale of AI-powered virtual chip engineers. This growth is notable as it occurs while the broader SaaS market struggles, indicating a strong demand for specialized AI solutions in hardware design.
Cadence to announce new AI-enhanced chip validation services within 90 days
Given the success of their AI virtual engineers and the industry's focus on reducing chip validation bottlenecks (as seen with Anthropic's Claude Code), Cadence is likely to leverage its AI expertise to offer new, dedicated chip validation services. This could involve integrating their existing AI tools into a more comprehensive validation suite.
-
OpenAI 与 Synopsys 合作开发人工智能驱动的芯片设计模型
OpenAI 和 Synopsys 已建立多年合作伙伴关系，共同开发 GPT-Synopsys，这是一款用于半导体设计的专业人工智能模型。该模型将利用 Synopsys 的电子设计自动化 (EDA) 工具和 OpenAI 的先进人工智能能力来自动化和加速芯片设计过程。工程师将能够将复杂任务委托给人工智能代理，从而能够更快地评估设计选项并创建更复杂的芯片。
-
新启发式算法优化复杂美术馆问题中的代理部署
研究人员开发了新的方法来优化复杂、部分可观察环境中的代理部署。先前为部分可观察合作守卫美术馆问题（POCGAGP）建立的CADENCE算法，通过学习到的角落选择启发式方法得到了增强。这些启发式方法采用通过深度Q学习训练的CNN和GATv2网络，通过减少完全覆盖的步骤和降低高峰代理数量，尤其是在大规模场景中，显著提高了效率。
-
Uber 详解 MCP Gateway，用于管理 800 台服务器和 5,000 个工具
Uber 详细介绍了其 MCP Gateway，这是一个用于管理与 800 多台 MCP 服务器和 5,000 个工具之间交互的微服务。该系统于 2026 年 10 月 1 日发布，包含一个注册控制平面和一个代理数据平面，后者可将 MCP 调用转换为各种协议。一个关键的设计原则是所有工具默认禁用，需要所有者审查和批准才能启用，从而将发现与暴露分开。该系统实现了两个授权层：启用和调用者策略，但缺少每个调用的判断层，这被认为是未来开发的一个关键领域。
-
OpenAI 讨论 AI 驱动的芯片设计和代理安全
Tom's Hardware 正在聚焦其 AI 芯片设计周，其中包括对 OpenAI 硬件副总裁 Richard Ho 的采访。讨论内容涵盖了与 Broadcom 联合开发的推理 ASIC “Jalapeño”，以及 AI 如何用于其设计，据称比 Nvidia 实现了更高的效率。该出版物还探讨了 AI 在芯片设计中日益增长的作用，来自 Synopsys、Cadence 和 Siemens 等公司的相关工具，以及潜在的知识产权风险。此外…
-
AI通过代理工具和Nvidia的堆栈彻底改变芯片设计
Cadence、Synopsys和Siemens等公司正在将其代理AI集成到其芯片设计工具中，很大程度上利用了Nvidia的技术。这些进步旨在提高芯片设计过程的自主性，一些AI系统甚至能够自行设计硅芯片。OpenAI通过Jalapeño等项目参与其中，也凸显了AI在该专业领域日益增长的作用。
-
AI接管芯片设计，自动化EDA工具并生成代码
AI正越来越多地融入芯片设计过程，超越了简单的优化工具，发展到能够自主操作电子设计自动化（EDA）软件的系统。虽然人类工程师仍然定义核心架构和基本设计决策，但AI现在能够生成RTL代码、分析结果，并在更少的人工干预下修改设计。这种演变创造了一个反馈循环，AI设计的芯片将驱动更先进的AI系统，从而加速半导体发展的创新步伐。
-
OpenAI借助AI加速定制AI芯片设计
OpenAI正在开发自己的定制AI芯片，代号为“Jalapeño”，第一代目标是在年底前部署。AI正在显著加速设计过程，将某些任务（如RTL设计和验证）的时间缩短高达80%。虽然AI辅助已将设计到流片的时间缩短到大约九个月，但包括制造和部署在内的整个芯片开发周期仍需数年时间，这给AI模型的快速迭代带来了挑战。OpenAI正专注于围绕其模型定义芯片需求，利用AI进行设计、验证和优化，并受益于Broadcom等合作伙伴成熟的工程能力。
-
Cadence 使用基础模型进行误差有界时间序列压缩
研究人员开发了 Cadence，一种新颖的、用于时间序列数据的误差有界有损压缩系统。Cadence 集成了 Google 的 TimesFM-3 基础模型和一个自适应算术编码器，以确保样本级精度保证。该系统在能源需求和交通客流数据上，相比经典预测器显示出显著的改进，并且在现有方法上取得了相当大的优势。
-
三星预告HBM5内存，性能是HBM4E的两倍
三星已发布其下一代高带宽内存HBM5，其目标是与当前的HBM4E标准相比，性能翻倍，功耗效率提高20%。这一雄心勃勃的目标可能通过将接口宽度翻倍至4,096位来实现，有望使AI加速器在十年末达到高达96 TB/s的内存带宽。虽然具体规格仍是推测，但三星的公告预示着AI和高性能计算应用的内存技术将实现重大飞跃。
-
Cadence 高管表示，AI 或可将芯片设计时间缩短一半，但不会取代工程师
Cadence 执行官 Teng Jinqing 认为，AI 可以显著加速芯片设计，通过自动化重复性流程和提高工程师生产力，可能将某些任务所需时间缩短一半。然而，他坚称，在未来五年内，AI 无法独立设计出具有竞争力的芯片，因为复杂和关键的设计环节仍然需要经验丰富的人类工程师的专业知识。电子设计自动化 (EDA) 的未来很可能是工程师指导 AI 代理使用工具链，将工程师的价值从工具操作转移到问题定义和关键判断。
-
AI 编码助手触及“氛围”天花板，需要结构化的“节奏”方法
文章认为，当前的 AI 编码助手，常被称为“氛围编码”，存在局限性。文章提出，虽然这些工具可以根据对项目“氛围”的普遍理解提供建议，但它们缺乏复杂开发所需的结构化、系统化方法。作者建议，需要一种更强大的方法论，称为“节奏”，来克服当前 AI 编码实践固有的天花板，并建立一个基础、可靠的工作流程。
-
StateTune 通过持久化内存增强 LLM 辅助的 EDA 流调优
研究人员开发了 StateTune，一种优化电子设计自动化 (EDA) 流的新颖方法。与先前将 LLM 视为外部建议者的做法不同，StateTune 将 LLM 集成到一个闭环、携带状态的过程中。该系统利用持久化优化内存，该内存会在每次评估时更新，并在候选生成和预算分配之间共享。StateTune 在六个基准模块上展示了卓越的性能，在超体积、最差负松弛、面积和功耗方面优于基线。
-
AI数据中心光互连市场到2030年将达到1440亿美元
AI数据中心光互连市场预计将激增至2030年的1444亿美元，远高于2024年的137亿美元。这一增长主要归因于AI数据中心对更高带宽和更高能效的需求日益增长，推动行业从传统的铜互连转向光子学。预计到2030年，硅光子将主导该市场，占近三分之二的收入，这得益于共封装光学技术的进步。
-
美国出口禁令助推中国本地AI蓬勃发展，与西方云AI形成竞争
美国对云AI的出口禁令，旨在阻碍中国芯片行业的发展，却无意中在中国国内催生了本地AI的蓬勃发展。西方公司如Synopsys和Cadence专注于面向先进芯片的云端AI，而中国公司如华大集成电路设计中心（Empyrean）则在开发面向成熟芯片节点的本地AI工具。这一转变使中国能够保障其工业芯片供应，并可能主导日常硅芯片市场。
-
EDA 巨头推出芯片设计 AI 智能体，引发竞争
包括 Synopsys、Cadence 和 Siemens EDA 在内的主要电子设计自动化 (EDA) 公司已宣布针对芯片设计的新型智能体 AI 策略。这些进展旨在自动化设计过程的各个阶段，例如 Kimi 的 K3 模型在 48 小时内自主设计了一款芯片。中国厂商也在积极开发自己的 AI 驱动的 EDA 解决方案，以在新兴市场中竞争。
-
三星使用Anthropic的Claude加速芯片验证
三星正在试验Anthropic的Claude LLM以加速芯片验证，将测试生成时间从数小时缩短到数分钟。虽然Claude可以快速起草测试平台和约束，但与Cadence和Synopsys等传统EDA工具相比，它引入了更高比例的假阴性和潜在的知识产权泄露。该公司将Claude用作副驾驶，人类工程师仍进行最终验证，并采用沙盒和提示过滤等策略来降低风险。
-
量引科技获数百万天使轮融资，专注于AI光互连
中国硅光初创公司量引科技（Liangyin Technology）已完成由珠海科技创业投资集团领投的数千万元天使轮融资。该公司专注于开发下一代光互连解决方案，包括光IO（OIO）和共封装光学（CPO），以满足AI和大模型训练日益增长的需求。其技术利用微环调制器（MRMs）实现高速、低功耗的光互连，旨在克服传统可插拔光模块的局限性。
-
新框架将心电图基础模型解码为可解释的心脏原子
研究人员开发了CADENCE，一个旨在提高心电图（ECG）基础模型可解释性的框架。通过使用BatchTopK稀疏自编码器，CADENCE将ECG模型嵌入分解为8192个不同的“心脏原子”。与标准的密集嵌入相比，这些原子能更好地表示临床表型和波形形态，在识别心律失常、传导异常和其他心脏模式方面取得了更高的准确性。该框架还包括一个LLM管道，用于生成和验证这些原子的描述，为审计ECG基础模型中的生理知识提供了一种可扩展的方法。
-
英伟达、微软、IBM推出开放安全AI联盟，致力于负责任的AI
包括英伟达（NVIDIA）、微软（Microsoft）和IBM在内的数十家主要科技公司已成立开放安全AI联盟（Open Safety AI Alliance）。该新联盟旨在开发和共享开放工具，以确保人工智能的负责任开发和部署。该联盟的成立标志着行业内为解决AI安全问题所做的共同努力，通过协作开发安全标准和工具。
-
NVIDIA携30余位领袖启动开放安全人工智能联盟，聚焦AI安全
NVIDIA与Cohere、Microsoft、Hugging Face等众多行业领袖联合创立了开放安全人工智能联盟（Open Secure AI Alliance）。该倡议旨在开发和共享开放技术、工具和方法，以增强AI代理和软件的安全性。联盟强调开放模型在网络安全防御中的重要性，并以近期Hugging Face事件为例，指出开放权重模型在事件的法证分析和遏制中发挥了关键作用，而封闭AI系统在此类场景中则面临局限性。该组织认为，协作和…