实体
very-large-scale integration
very-large-scale integration
PulseAugur coverage of very-large-scale integration — every cluster mentioning very-large-scale integration across labs, papers, and developer communities, ranked by signal.
总计 · 30天
0
90 天内 4
发布 · 30天
0
90 天内 0
论文 · 30天
0
90 天内 3
层级分布 · 90 天
主题
最近 · 第 1/1 页 · 共 4 条
-
Intel 详解未来芯片技术：CFET、GaN 集成和新型互连
Intel 披露了其芯片制造技术的进步，包括比前代产品具有更高性能和能效的 Intel 18A-P 工艺节点。该公司还详细介绍了互补场效应晶体管 (CFET)、用于电源管理的氮化镓 (GaN) 和硅集成以及减成钌互连等未来创新的进展。这些发展旨在突破半导体设计中逻辑扩展和能源效率的界限。
-
新的VeriHGN框架预测芯片布局拥塞
研究人员开发了VeriHGN，一个用于芯片布局验证中预测拥塞的新框架。该方法使用增强的异构图来统一电路组件和空间网格，从而更准确地模拟逻辑设计与物理实现之间的相互作用。在工业基准上的实验表明，VeriHGN在预测准确性方面优于或媲美最先进的方法。
-
AI 代理策划开源 VLSI 基准套件
研究人员推出了 HighTide，这是一个利用 AI 代理进行策划的超大规模集成 (VLSI) 设计新基准套件。该开源套件支持多种设计语言和技术节点，并具有带远程缓存的增量编译流程。AI 代理通过覆盖设计生命周期的各个阶段，提供优化、工具参考和维护，从而协助设计策划，决策日志则提供了调优依据的记忆。
-
图神经网络通过更快的电容建模加速VLSI设计
研究人员开发了GNN-Ceff，一种利用图神经网络进行VLSI设计中后布局有效电容建模的新方法。该方法旨在提高静态时序分析的准确性和速度，这是验证电路时序正确性的关键步骤。GNN-Ceff通过GPU并行化实现了显著的速度提升，在真实基准测试中与串行方法相比速度提升高达929倍，同时在准确性上也优于现有启发式方法。