electronic design automation
PulseAugur coverage of electronic design automation — every cluster mentioning electronic design automation across labs, papers, and developer communities, ranked by signal.
-
DeepSeq3框架通过层次化图学习增强电路分析能力
研究人员开发了DeepSeq3，一个用于分析时序电路的新型层次化框架。该方法将电路抽象为两级表示，结合了细粒度子图和模拟寄存器传输结构的高层超级节点图。双图神经网络架构在两个级别上学习表示，捕获局部逻辑和全局状态转换。新颖的以状态为中心的预训练方案增强了模型对时序行为的理解，从而显著提高了可扩展性，并将有界模型检查的求解时间缩短了18%。
-
EDA中的LLM：硬件设计中从生成到编排
一篇新发表在arXiv上的观点论文探讨了大型语言模型（LLM）在电子设计自动化（EDA）中不断演变的角色。该论文提出了一个包含生成器（Generator）、代理（Agent）和编排器（Orchestrator）三个角色的分层框架，以更好地理解LLM能力如何在硬件设计中累积和扩展。论文强调了LLM被训练用于生成看似合理的代码而非物理上正确的硬件，以及跨工具设计上下文丢失等挑战，并指出需要一个标准化的、物理感知的编排器来提高硬件设计的可靠…
-
arXiv新论文评述用于Verilog代码生成的AI模型
一篇新的arXiv评述论文探讨了大型语言模型（LLMs）在Verilog代码生成中的应用，这是硬件设计中的一个关键领域。该论文系统地回顾了102篇研究论文，对所使用的LLMs、数据集、评估指标和对齐技术进行了分类。论文指出了当前研究的局限性，并为AI辅助硬件设计的未来研究方向提出了建议。
-
新的ECAD框架将对象检测扩展到离散实例之外
研究人员推出了一种名为ECAD（Expanded Class-Agnostic Detection）的新框架，旨在超越传统的对象检测，识别类别不可知的视觉候选区域，这些区域不局限于离散的、可计数的实例。该方法旨在包含天空、道路和水等通常被当前方法忽略的元素。为了支持ECAD，创建了一个名为BTCO-Bench的新基准，其中包含针对各种场景的类别不可知边界框标注。提出的检测器ECADet利用冻结的DINOv3编码器，并结合了新颖的技术，…
-
大型语言模型集成到硬件设计和设备端应用中
研究人员正在探索将大型语言模型（LLMs）集成到硬件设计和设备端应用中。一篇论文讨论了如何保护芯片小片系统和LLM驱动的电子设计自动化（EDA）流程免受硬件攻击。另一个框架RooflineBench旨在通过分析设备端LLM在资源受限硬件上的性能特征来进行基准测试。此外，还在进行实际实验，以测试消费级硬件上本地LLM的能力，评估它们在编码任务中的性能以及从二进制代码中识别处理器架构的能力。
-
论文探讨将LLM用于前端芯片设计自动化
一篇新的arXiv论文探讨了将大型语言模型（LLM）集成到电子设计自动化（EDA）的前端芯片设计中。该论文强调了LLM如何协助硬件描述语言生成、测试平台构建和设计空间探索等任务，朝着EDA中更自主的代理执行方向发展。它还讨论了LLM赋能的前端设计所面临的挑战和未来机遇，并提到了OpenClaw等系统以及Hugging Face和DagsHub等平台。
-
AI工具SINA以96.67%的准确率自动化电路原理图到网表的转换
研究人员开发了SINA，一个开源工具，使用人工智能将电路原理图图像转换为机器可读的网表。该系统集成了深度学习用于元件检测，OCR用于文本提取，以及视觉-语言模型用于准确的参考标识符分配。SINA旨在通过处理集成电路和印刷电路板原理图，区分连接点和交叉导线，并实现96.67%的网表生成准确率，来克服当前方法的局限性。
-
为LLM代理在电子设计自动化中的应用提出新框架
一篇新发表在arXiv上的调查论文介绍了一种“交接有效性”的概念，作为理解基于大型语言模型（LLM）的代理如何与电子设计自动化（EDA）工具交互的框架。该论文根据现有系统在不同边界上维持有效性的能力，将其分为阶段边界、流程边界和组织边界类别。它提出了一个五层EDA代理通信协议（EACP），以促进可信的代理EDA，并概述了该领域未来研究的议程。
-
AnalogFed框架使用联邦AI进行隐私保护的电路设计
研究人员开发了AnalogFed，一个结合了联邦学习和生成式AI的新型框架，能够实现隐私保护的模拟电路拓扑发现。该方法通过允许在不集中敏感数据的情况下进行协作训练，解决了使用专有和孤立硬件数据集进行大规模电子设计自动化所面临的挑战。AnalogFed包含了针对成员推断和模型反演攻击的防御措施，证明了其在保护隐私的同时保持模型效用以支持下一代硬件设计的有效性。
-
新AI方法将信号完整性设计时间缩短几个数量级
研究人员开发了一种名为摊销神经网络优化（ANO）的新方法，以加速电子电路中信号完整性的设计空间探索。该方法使用可微分神经网络离线学习优化策略，消除了设计阶段迭代计算的需要。与传统方法相比，ANO可以实现三个到四个数量级的加速，将计算密集型的信号完整性优化转变为实时过程。
-
研究论文探讨LLM在硬件设计安全中的双重作用
一篇新的研究论文探讨了大型语言模型（LLM）在硬件设计和安全中的集成。该论文详细介绍了LLM如何自动化代码生成和测试平台等任务，但也引入了重大的漏洞。它回顾了当前的进展，讨论了动态基准测试和红队演练等对策，并为未来安全和自主设计生态系统的研究提供了指导。
-
Alpha-RTL 使用测试时训练优化 LLM 生成的硬件设计
研究人员开发了 Alpha-RTL，一个用于使用大型语言模型 (LLM) 优化硬件设计的新颖框架。该系统采用测试时训练，通过与电子设计自动化 (EDA) 管道集成，使 LLM 策略能够适应特定的硬件设计问题。Alpha-RTL 通过语法检查和仿真来验证候选设计，根据综合得出的功耗、性能和面积 (PPA) 指标对其进行评分，并使用强化学习更新 LLM 策略。实验表明 PPA 显著降低，优于现有的冻结策略方法。
-
论文探讨 LLMs 在硬件设计中的双重作用，并指出安全风险
一篇新论文探讨了大型语言模型 (LLMs) 在硬件设计中的双重性，既强调了它们革新半导体行业的潜力，也指出了它们带来的重大安全风险。研究详细介绍了 LLMs 如何加速 RTL 代码生成和测试平台自动化等任务，但也警告了数据污染和对抗性规避等漏洞。该论文提出了包括动态基准测试和红队演练在内的对策，以促进安全可信的设计生态系统。
-
CircuitFormer 模型将自然语言提示转化为模拟电路设计
研究人员开发了 CircuitFormer，这是一种专门用于从自然语言提示进行模拟电路拓扑设计的新型语言模型。该模型通过引入一种新颖的电路图分词器 (CKT) 来解决现有 LLM 的局限性，该分词器能有效捕捉电路连通性，并使用了一个包含超过 31,000 个网表-描述对的精选数据集。CircuitFormer 在生成语法正确且功能健全的模拟电路方面表现出高成功率，优于通用 LLM。