研究人员开发了一种新的脉冲神经网络(SNNs)硬件加速器架构,该架构利用参数化minifloat算术。这种设计允许可配置的精度,从而在准确性、内存和功耗之间进行权衡。FPGA实现结果表明,降低minifloat精度可显著减少资源利用率和功耗,而硬件验证案例表明,在不牺牲有竞争力的推理准确性的情况下,可以实现大幅度的精度降低。 AI
影响 这项研究可能有助于在资源受限的边缘设备上更有效地部署事件驱动的AI。
排序理由 这是一篇详细介绍SNNs新型硬件架构的研究论文。[lever_c_demoted from research: ic=1 ai=1.0]
在 arXiv cs.NE (Neural & Evolutionary) 阅读 →
- arXiv
- E4M3
- E5M10
- E5M6
- E8M23
- field-programmable gate array
- Leaky integrator
- minifloat
- Spiking neural networks
AI 生成摘要 · Google Gemini · 来自 1 个来源。 我们如何撰写摘要 →