PulseAugur
实时 11:49:21
English(EN) Finding the Needle in a Haystack: Test-Time Analog Circuit Representation Adaptation for Bayesian Optimization

新的贝叶斯优化方法自适应电路表示以加速搜索

研究人员开发了一个名为 TTARO 的新贝叶斯优化框架,旨在提高模拟电路拓扑搜索的效率。TTARO 通过联合学习特征变换和高斯过程代理模型,在优化过程中实时自适应电路表示。与使用固定表示的方法相比,这种持续的自适应能更有效地将搜索空间与优化目标对齐。实验表明,与标准贝叶斯优化相比,TTARO 的遗憾 AUC 平均降低了 15.2%,与深度核学习相比降低了 20.7%。 AI

影响 这种新方法通过提高基于仿真的搜索效率,有可能加速模拟电路的设计和优化。

排序理由 该条目是一篇研究论文,详细介绍了一种新的贝叶斯优化方法。[lever_c_demoted from research: ic=1 ai=1.0]

在 arXiv cs.LG 阅读 →

AI 生成摘要 · Google Gemini · 来自 1 个来源。 我们如何撰写摘要 →

新的贝叶斯优化方法自适应电路表示以加速搜索

报道来源 [1]

  1. arXiv cs.LG TIER_1 English(EN) · Fin Amin, Sounak Dutta, Paul D. Franzon ·

    大海捞针:用于贝叶斯优化的测试时模拟电路表示自适应

    arXiv:2608.12687v1 Announce Type: new Abstract: Bayesian optimization (BO) is a sample-efficient framework for analog circuit topology search, where evaluating each candidate topology can require costly simulation. However, representation-based BO methods typically treat circuit …