PulseAugur
中
实时 20:51:50
English(EN) Effective Capacitance Modeling Using Graph Neural Networks

图神经网络通过更快的电容建模加速VLSI设计

作者 PulseAugur 编辑部 · [1 个来源] ·

研究人员开发了GNN-Ceff，一种利用图神经网络进行VLSI设计中后布局有效电容建模的新方法。该方法旨在提高静态时序分析的准确性和速度，这是验证电路时序正确性的关键步骤。GNN-Ceff通过GPU并行化实现了显著的速度提升，在真实基准测试中与串行方法相比速度提升高达929倍，同时在准确性上也优于现有启发式方法。 AI

影响 引入了一种新颖的GNN应用，可以加速VLSI设计周期并提高芯片性能。

排序理由 学术论文，介绍了一种新的基于GNN的VLSI设计方法。[lever_c_demoted from research: ic=1 ai=1.0]

在 arXiv cs.LG 阅读 →

AI 生成摘要 · Google Gemini · 来自 1 个来源。 我们如何撰写摘要 →

图神经网络通过更快的电容建模加速VLSI设计

报道来源 [1]

  1. arXiv cs.LG TIER_1 English(EN) · Eren Dogan, Matthew R. Guthaus ·

    Effective Capacitance Modeling Using Graph Neural Networks

    arXiv:2507.03787v2 Announce Type: replace Abstract: Static timing analysis is a crucial stage in the VLSI design flow that verifies the timing correctness of circuits. Timing analysis depends on the placement and routing of the design, but at the same time, placement and routing …

相关实体

相关话题