Yuyang Zou

SkyEgg 框架通过代数规则优化 FPGA 硬件综合

研究人员开发了 SkyEgg，一个旨在更好地利用现代现场可编程门阵列 (FPGA) 异构性的新硬件综合框架。与先前顺序处理资源的框架不同，SkyEgg 将代数重写规则与目标特定的硬件映射和配置相结合。这种方法允许更全面地探索实现选择，从而能够联合优化等价形式、资源映射和调度以最小化延迟。在评估中，SkyEgg 相较于 Vitis HLS 和 Altera HLS 分别实现了平均 3.12 倍和 3.18 倍的显著加速。