Vitis HLS
PulseAugur coverage of Vitis HLS — every cluster mentioning Vitis HLS across labs, papers, and developer communities, ranked by signal.
2 天有情绪数据
-
新工具链支持在AWS云FPGA上进行ML模型开发
研究人员开发了一种新的工具链，使用高级语言在AWS云FPGA基础设施上促进机器学习模型的开发。该系统将Vitis HLS与AFI工作流连接起来，填补了关于AWS FPGA可用性学术文献中的空白。该方法包括从FP32 PyTorch到物理FPGA实现的四个开发级别，以帮助精确定位错误。虽然与CPU/GPU相比，由于权重从主机DRAM流式传输，当前实现显示出性能限制，但未来的工作旨在改进这一点。
-
新的双重IDS架构增强了车内网络安全
研究人员开发了一种用于车内网络的双重入侵检测系统（IDS）架构，旨在平衡高检测精度与低延迟和能效。该系统包括一个基于量化LSTM的IDS（QLSTM-IDS），用于检测已知攻击；以及一个基于量化卷积自编码器（QCAE-IDS）的IDS，用于检测新颖的异常。两种模型都针对资源受限的汽车平台进行了优化，并部署在FPGA上，实现了每条消息的低推理延迟和能耗。
-
SkyEgg 框架通过代数规则优化 FPGA 硬件综合
研究人员开发了 SkyEgg，一个旨在更好地利用现代现场可编程门阵列 (FPGA) 异构性的新硬件综合框架。与先前顺序处理资源的框架不同，SkyEgg 将代数重写规则与目标特定的硬件映射和配置相结合。这种方法允许更全面地探索实现选择，从而能够联合优化等价形式、资源映射和调度以最小化延迟。在评估中，SkyEgg 相较于 Vitis HLS 和 Altera HLS 分别实现了平均 3.12 倍和 3.18 倍的显著加速。
-
新AI框架HLS-Seek优化硬件设计生成
研究人员开发了HLS-Seek，一个用于从C/C++代码生成硬件设计的新颖框架，该框架优先考虑结果质量（QoR），如延迟和资源利用率。该系统利用带有比较代理奖励模型的强化学习，避免了在循环中进行完全综合的需要，并在预测帕累托最优设计方面取得了高精度。HLS-Seek还包含一个感知不确定性的蒙特卡洛Dropout切换机制，以使用真实的综合数据来改进其代理模型，与现有方法相比，从而提高了性能并加快了训练速度。