Tsmc Soic
PulseAugur coverage of Tsmc Soic — every cluster mentioning Tsmc Soic across labs, papers, and developer communities, ranked by signal.
1 天有情绪数据
-
3D AI芯片：架构多样，目标统一，提升性能
人工智能芯片市场对3D堆叠技术的需求激增，这源于AI代理对更大内存容量、更高带宽和更高数据效率日益增长的需求。尽管各公司采用了不同的“3D堆叠”方法，但这些解决方案解决了不同的问题，并面临不同的验证标准。一些公司专注于重新聚合逻辑芯片和扩展内存，类似于海外的做法；而另一些公司，特别是国内的中国公司，则专注于逻辑和内存单元的垂直集成。这种战略分歧部分是由于制造限制以及在架构和封装层面进行创新的愿望，以弥补先进工艺节点和高带宽内存的不足。…
-
台积电将先进芯片产能提升70%以满足AI需求
台积电正大幅增加其先进制造产能，计划在2026年至2028年间，N2/A16工艺的复合年增长率达到70%。此次扩张得益于人工智能和高性能计算的激增，台积电预计到2030年，这两项将占全球半导体市场的55%。该公司还预计N3和N5工艺以及CoWoS和SoIC等先进封装解决方案将实现可观增长，以满足这一需求。
-
台积电通过大规模晶圆厂扩张加速AI芯片生产
台积电正进行其有史以来最激进的制造扩张，旨在满足对AI处理器和先进芯片的激增需求。该公司正在将其历史建设速度翻倍，在台湾、美国、日本和德国建设新的晶圆厂。一个关键重点是N2工艺技术，计划在其第一年同时在五个工厂量产，显著超过了以往的节点量产能力。
-
台积电通过更精细的间距推进3D芯片堆叠路线图，以支持未来CPU
台积电公布了其系统级集成芯片（SoIC）3D堆叠技术的路线图，目标是在2029年前将间距尺寸从6微米减小到4.5微米。这项进步将实现面对面芯片堆叠，富士通即将推出的Monaka CPU预计将利用这项技术。该路线图表明台积电致力于推动半导体集成技术的边界，以支持未来高性能计算。