实体
RV32I
RV32I
PulseAugur coverage of RV32I — every cluster mentioning RV32I across labs, papers, and developer communities, ranked by signal.
总计 · 30天
1
90 天内 2
发布 · 30天
0
90 天内 0
论文 · 30天
1
90 天内 2
层级分布 · 90 天
主题
情绪 · 30 天
1 天有情绪数据
最近 · 第 1/1 页 · 共 2 条
-
LLM智能体设计RISC-V CPU并进行FPGA评估，加速开发进程
研究人员开发了一个新的环境，使用LLM智能体和FPGA在环评估来设计RISC-V CPU。与传统的RTL仿真相比，这种方法显著加快了设计和决策过程。该系统被用于将一个单周期RV32I核开发成一个三宽乱序RV32IM核，在Artix-7 FPGA上以130 MHz实现了5.61 CoreMark/MHz。对于8000次CoreMark迭代运行，该FPGA评估比RTL仿真快9.6倍，并成功识别了较短诊断测试遗漏的性能下降。
-
新型符号神经CPU增强AI模型可解释性
研究人员开发了一种迹监督符号神经CPU，旨在增强神经网络执行的可解释性。该架构结合了循环控制、可微分算术逻辑单元库和显式寄存器写回，可在每一步详细了解状态转换。该系统在非量化形式下能够精确重现参考执行，并且即使在八位量化下也能保留符号操作路径，解决了连续和低精度语义之间的数值漂移问题。