PulseAugur
实时 01:03:27
实体 hardware description language

hardware description language

PulseAugur coverage of hardware description language — every cluster mentioning hardware description language across labs, papers, and developer communities, ranked by signal.

Show in brief
总计 · 30天
1
90 天内 3
发布 · 30天
0
90 天内 0
论文 · 30天
1
90 天内 3
层级分布 · 90 天
主题
情绪 · 30 天

1 天有情绪数据

最近 · 第 1/1 页 · 共 3 条
  1. RESEARCH · CL_139245 ·

    论文探讨将LLM用于前端芯片设计自动化

    一篇新的arXiv论文探讨了将大型语言模型(LLM)集成到电子设计自动化(EDA)的前端芯片设计中。该论文强调了LLM如何协助硬件描述语言生成、测试平台构建和设计空间探索等任务,朝着EDA中更自主的代理执行方向发展。它还讨论了LLM赋能的前端设计所面临的挑战和未来机遇,并提到了OpenClaw等系统以及Hugging Face和DagsHub等平台。

  2. RESEARCH · CL_11504 ·

    新的RuC框架为LLM代码补全生成HDL-agnostic基准

    研究人员开发了RuC,一个用于生成硬件描述语言(HDL)代码补全基准的新框架。该系统由语法驱动且语言无关,能够对寄存器传输级(RTL)开发中的大型语言模型(LLMs)进行受控评估。RuC根据HDL语法屏蔽代码区域,并提示模型重新生成它们,从而能够评估从简单赋值到整个逻辑块的能力。一项使用RuC在Tiny Tapeout和RISC-V核心的SystemVerilog基准上进行的研究表明,补全性能受模型类型、屏蔽区域结构和提示策略的影响,…

  3. RESEARCH · CL_11748 ·

    HAVEN系统利用LLM自动化IC测试平台生成,实现高覆盖率

    研究人员开发了HAVEN,一个旨在利用大型语言模型(LLM)改进通用验证方法学(UVM)测试平台生成的新系统。HAVEN通过采用一种避免直接生成HDL的方法来应对LLM生成错误HDL代码的挑战。它使用LLM代理创建架构计划,并结合一个带有专用领域特定语言(DSL)的模板引擎来构建UVM组件和序列。