DWNU

CascadeLUT 优化FPGA神经网络推理以应对带宽限制

研究人员开发了CascadeLUT，一个用于在带宽受限条件下优化现场可编程门阵列（FPGA）上神经网络推理的新颖框架。该方法将特征划分为有序子集，允许在数据到达时逐步细化预测，从而减少数据移动并提高吞吐量。与现有的基于查找表（LUT）的方法相比，CascadeLUT在延迟、吞吐量和能耗方面均有显著改善，同时还集成了片上输入量化以获得进一步的效率提升。