7nm FinFET

新型VLSI架构通过动态精度缩放实现可持续AI

研究人员开发了Eco-SoC，一种专为可持续人工智能设计的新型VLSI架构。该架构采用动态精度缩放逻辑（DPSL）框架，可动态调整位宽精度，在7nm FinFET工艺上将开关活动降低高达42%。除了传统指标外，生命周期评估表明，Eco-SoC的内含碳足迹在边缘部署的1.1年内即可抵消。此外，一种面向热量的电源门控机制将平均故障间隔时间（MTTF）延长一倍，解决了电子垃圾问题。