PulseAugur
实时 07:52:23
English(EN) Structured Testbench Generation for LLM-Driven HDL Design and Verification-Oriented Data Curation

新框架通过结构化测试平台增强LLM驱动的硬件设计

研究人员开发了STG,一个结构化测试平台生成框架,旨在克服LLM驱动硬件设计的局限性。与目前将测试平台生成视为无约束代码合成的方法不同,STG利用硬件设计的固有结构来生成确定性测试平台。与迭代的基于LLM的流程相比,该框架提供了显著的速度提升、更高的编译成功率和更好的覆盖率。此外,STG还可以作为高效的数据整理引擎和测试时间扩展神谕,在提高模型性能的同时降低能耗和节点数量。 AI

排序理由 该集群包含一篇学术论文,详细介绍了LLM驱动硬件设计的新框架。[lever_c_demoted from research: ic=1 ai=1.0]

在 arXiv cs.AI 阅读 →

AI 生成摘要 · Google Gemini · 来自 1 个来源。 我们如何撰写摘要 →

报道来源 [1]

  1. arXiv cs.AI TIER_1 English(EN) · En-Ming Huang, Yu-Hung Kao, Ren-Hao Deng, Wei-Po Hsin, Yao-Ting Hsieh, Cheng Liang, Hsiang-Yu Tsou, Mu-Chi Chen, Yu-Kai Hung, Shao-Chun Ho, Po-Hsuang Huang, Shih-Hao Hung, H. T. Kung ·

    Structured Testbench Generation for LLM-Driven HDL Design and Verification-Oriented Data Curation

    arXiv:2606.12983v1 Announce Type: new Abstract: Automated testbench generation has become a critical bottleneck in large language model (LLM)-driven Register Transfer Level (RTL) workflows, where large numbers of candidate designs must be verified rapidly and reliably. Existing p…