English(EN) Huawei Updates Tao's Law Paper, Discloses Detailed LogicFolding Process Parameters for First Time

华为的道氏定律通过逻辑折叠提升麒麟2026芯片密度

作者 PulseAugur 编辑部 · [2 个来源] · 2026-07-06 02:11

华为在其“道氏定律”计划中详细介绍了芯片制造的进展，重点是“逻辑折叠”技术。该方法无需依赖先进的EUV光刻技术，即可实现更高的晶体管密度，达到每平方毫米1.75亿个晶体管。华为的麒麟2026芯片预计将受益于这项技术，有望在2031年实现41%的功耗降低，并以5GHz的时钟速度为目标。 AI

影响晶体管密度和能效的提升可能为更强大、更高效的AI硬件提供支持。

排序理由该集群基于一篇研究论文，详细介绍了新的技术工艺及其在特定芯片中的应用。

AI 生成摘要 · Google Gemini · 来自 2 个来源。我们如何撰写摘要 →

报道来源 [2]

Pandaily TIER_1 English(EN) · [email protected] (Pandaily) · 2026-07-08 02:11

华为重塑5nm工艺：陶氏定律助力麒麟2026实现逻辑折叠突破

Huawei's Tao's Law V2 paper reveals Kirin 2026 with Logic Folding, boosting transistor density to 175MTr/mm² without advanced EUV lithography.
Pandaily TIER_1 English(EN) · [email protected] (Pandaily) · 2026-07-06 02:11

华为更新了其“道法自然”的论文，首次披露了详细的逻辑折叠过程参数

Huawei's V2 Tao's Law paper reveals Kirin 2026 achieves 41% power reduction at equal performance, sets 5GHz target by 2031, and details gear ratio and bonding parameters.