新型忆阻器突触设计有望实现高效的片上神经网络

研究人员开发了一种用于片上神经网络的基于物理的设计，该设计利用了能够支持广泛电导状态的多级忆阻器突触。该设计根植于离子传输物理学，包括一个状态变量模型，该模型考虑了在各种噪声和漂移条件下可存储的子级别。所提出的架构将这些器件集成到1T1R交叉阵列结构中，从而在模拟域内实现模拟向量-矩阵乘法以及用于推理、反向传播和权重更新的原位学习规则。该设计旨在创建一个高密度、模拟、内存内神经网络处理器，在效率方面显著超越传统的CMOS和二元ReRAM，以应对大型语言模型等任务。 AI

影响 该设计有望为LLM等AI任务带来更高效、更密集的内存内神经网络处理器。

排序理由 这是一篇详细介绍片上神经网络新型基于物理设计的学术论文。[lever_c_demoted from research: ic=1 ai=1.0]

在 arXiv cs.NE (Neural & Evolutionary) 阅读 →

• Beoley
• BITNET
• central processing unit
• CMOS
• Feola
• field-programmable gate array
• graphics processing unit
• Ionic Transport Physics
• large language models
• Memristive Crossbar Fabric
• Multi-Level Resistive Synapses
• On-Chip Neural Networks
• Spice

• 论文
• 基础设施

AI 生成摘要 · Google Gemini · 来自 1 个来源。 我们如何撰写摘要 →