PulseAugur
中
实时 20:21:59
实体 Verilog-A

Verilog-A

PulseAugur coverage of Verilog-A — every cluster mentioning Verilog-A across labs, papers, and developer communities, ranked by signal.

Show in brief
总计 · 30天
1
90 天内 1
发布 · 30天
0
90 天内 0
论文 · 30天
1
90 天内 1
层级分布 · 90 天
主题
情绪 · 30 天

1 天有情绪数据

最近 · 第 1/1 页 · 共 1 条
  1. TOOL · CL_317484 ·

    神经网络加速芯片设计的晶体管建模

    研究人员开发了基于神经网络(NN)的晶体管模型,显著加速了芯片设计的SPICE仿真。这些模型能够准确预测3纳米纳米片器件的漏极电流和电荷,证明了其作为行业标准BSIM-CMG模型的替代方案的可行性。在各种电路中,基于神经网络的方法实现了高达8倍的标准单元库表征加速,在延迟评估中的误差低于0.11%,在总功耗评估中的误差为0.76%。