UCIe
PulseAugur coverage of UCIe — every cluster mentioning UCIe across labs, papers, and developer communities, ranked by signal.
-
Arm推出具有多达128个核心的Neoverse CSS N4 'Ranger'平台
Arm Holdings推出了其新的Neoverse CSS N4平台，代号为Ranger，该平台支持每个芯片多达128个核心，并基于TSMC的N3P工艺构建。这个半定制计划允许客户根据特定需求配置Arm的IP，在核心数量、缓存和I/O功能方面比前一代N2平台有了显著升级。该平台还支持UCIe等先进功能，用于芯片间互连，以及DDR5或LPDDR6内存。
-
Oxmiq Labs 提出用于 AI 推理容量的高带宽闪存
Oxmiq Labs 正在提出高带宽闪存 (HBF) 作为 AI 推理的新容量层，旨在以与高带宽内存 (HBM) 相当的成本提供显著更多的存储空间。他们在 Hot Chips 2026 上的演示概述了 HBF 硬件规格，该规格在相同价格下可提供 HBM 8 到 16 倍的容量。虽然 HBM 在带宽密集型任务中表现出色，但 Oxmiq 建议 HBF 可有效地部署在混合专家 (MoE) 模型中，特别是用于存储专家权重和卸载 KV 缓存，从…
-
Arm 披露用于 AI 工作负载的双芯片设计 AGI 服务器 CPU
Arm 披露了其即将于 2026 年底发布的 AGI 服务器 CPU。该处理器采用双芯片设计，每个芯片包含 70 个 Neoverse V3 核心，并采用台积电的 N3P 技术。一个关键的设计选择是将计算和 I/O 集成在同一芯片上，这与 AMD 和 Intel 等竞争对手不同。这种方法旨在提高内存带宽并降低延迟，Arm 认为这将有利于对延迟敏感的 AI 工作负载。
-
Intel 在使用 18A 工艺的经济型 Wildcat Lake 芯片中集成 UCIe
Intel 详细介绍了其即将推出的 Wildcat Lake 处理器，该处理器将采用通用芯片互连 Express (UCIe) 标准。尽管 Wildcat Lake 是一款注重价值的芯片，但它在其计算芯片上采用了 Intel 最新的 18A 工艺技术，并搭配了用于 I/O 芯片的 N6 工艺。UCIe 的集成虽然增加了互连尺寸和功耗，但 Intel 选择它来降低这一经济型产品线的总体成本。
-
Synopsys 验证了首个 3D PCIe 6.0 PHY 堆叠芯片设计
Synopsys 开发并验证了首个 3D PCIe 6.0 测试芯片，将 PHY 集成在面对面堆叠封装中。该芯片每通道可实现 64 GT/s，并使用 PAM4 信号传输，满足标准位错误率要求。该开发涉及通过添加硅通孔和重新设计 3D 封装电路来改造现有的 2D 芯片设计，这为信号路由和完整性带来了独特的挑战。
-
SK Hynix、SanDisk 发布用于 AI 推理内存墙的高带宽闪存
SK Hynix 和 SanDisk 合作开发了高带宽闪存 (HBF)，这是一种旨在解决 AI 推理中内存墙挑战的新内存层。HBF 将大容量 NAND 闪存置于靠近各种 xPU（包括 GPU）的位置，以缓解数据移动造成的瓶颈。该规范在 Google 和 Tenstorrent 的参与下制定，定位在 HBM 和 SSD 之间，通过 Base Die 和主机软件管理模型权重、KV 缓存和代理工作负载等大型数据集。虽然 HBF 通过多通道并…
-
SanDisk、SK Hynix 推出面向 AI 内存的高带宽闪存规范
SanDisk 和 SK Hynix 联合推出了高带宽闪存 (HBF) 规范，这是一项旨在提高 AI 推理系统内存容量和带宽的新开放标准。该技术旨在弥合高带宽内存 (HBM) 的高性能与 NAND 闪存的大容量之间的差距。HBF 规范的目标是每个封装实现高达 3 TB/s 的带宽和 512GB 的容量，在容量上可能超越 HBM4 的能力，并为 AI 工作负载提供新的内存层级。
-
TYLsemi 携4300万美元融资问世，简化定制AI芯片开发
新半导体公司 TYLsemi 已从隐秘状态中脱颖而出，获得了4300万美元的早期融资。该公司旨在通过提供可重用的、基于标准的芯片，简化定制处理器的开发，特别是针对AI基础设施。TYLsemi 计划为缺乏内部芯片开发专业知识的公司提供端到端服务，使他们能够创建独特的、多芯片的处理器。
-
Intel 申请 XBM 内存架构专利以降低 AI 芯片成本
Intel 申请了一项名为 XBM（Cross-Batch Memory）的新内存架构专利，旨在降低 AI 内存系统的成本和复杂性。XBM 旨在通过采用后端晶体管 DRAM 和 UCIe 互连技术，绕过高带宽内存 (HBM) 中昂贵的硅中介层。这种方法有望通过提供更高的可扩展性和内置修复机制来提高良率，从而缓解 AI 芯片中的“内存墙”瓶颈。