PatchINR

PatchINR 使用基于块的方法将 INR 推理延迟降低 75%

研究人员开发了 PatchINR，这是一种新颖的基于块的隐式神经表示 (INR) 方法，可显著降低高分辨率信号建模的计算成本。通过将不重叠的块作为基本单元进行处理，PatchINR 在单次前向传播中预测整个像素块，与传统的逐像素方法相比，大大减少了推理查询。该方法在参数开销极小的情况下实现了可比的重建质量，并将推理延迟降低了 75%。此外，还提出了一种用于 FPGA 的硬件加速架构，以进一步提高 PatchINR 的效率。