Empyrean Technology
PulseAugur coverage of Empyrean Technology — every cluster mentioning Empyrean Technology across labs, papers, and developer communities, ranked by signal.
- 2026-09-13 research_milestone Empyrean Technology demonstrated AI agents reducing chip design time by 75%. 来源
2 天有情绪数据
-
人工智能芯片设计面临自主工具带来的专利侵权风险 · 跟踪3个来源
人工智能在芯片设计中的日益增长的应用带来了关于专利侵权的重大挑战。专家警告称，人工智能工具可能会无意中复制已获得专利的设计或知识产权，在被发现之前将这些侵权行为传播到数千个芯片中。Synopsys、Cognichip 和 Empyrean Technology 等公司正在开发用于芯片设计任务的人工智能代理，甚至 OpenAI 等人工智能实验室也在其定制芯片开发中使用人工智能。这一趋势引发了对芯片设计中人类创造力的未来以及在人工智能驱动…
-
北京加速AI驱动的芯片设计以实现自给自足
北京正在加速将人工智能整合到芯片设计流程中，以增强国家在半导体领域的自给自足能力。中国领先的EDA工具提供商北京华大九天科技有限公司开发了AI辅助算法和代理工具，显著缩短了设计时间，将四周的电路布局任务缩短至一周。这种从人工操作工具到人类指挥代理的转变代表了行业范式转变，华大九天正在为未来战略开发代理EDA平台。
-
美国出口禁令助推中国本地AI蓬勃发展，与西方云AI形成竞争
美国对云AI的出口禁令，旨在阻碍中国芯片行业的发展，却无意中在中国国内催生了本地AI的蓬勃发展。西方公司如Synopsys和Cadence专注于面向先进芯片的云端AI，而中国公司如华大集成电路设计中心（Empyrean）则在开发面向成熟芯片节点的本地AI工具。这一转变使中国能够保障其工业芯片供应，并可能主导日常硅芯片市场。
-
华为发布新的芯片缩放定律以规避美国制裁
华为推出了一种名为“Tau (τ) 缩放定律”的新型半导体缩放方法，旨在不依赖受美国制裁的极紫外（EUV）光刻机来实现先进的晶体管密度。这种由华为“芯片女王”何庭波倡导的方法，侧重于压缩信号传输时间和垂直堆叠电路，而不是像摩尔定律那样仅仅缩小晶体管。Empyrean Technology等中国芯片设计公司已开始支持这一新方法，北京大学的研究人员正在开发兼容的EDA工具。
-
北京大学推出面向华为的3D芯片设计工具
北京大学已开发出一种原型3D电子设计自动化（EDA）工具，旨在支持华为的LogicFolding芯片架构。这款新软件旨在通过支持在国内设计先进半导体来帮助华为克服美国的贸易限制。据报道，该工具可将内部布线长度减少30%，并提高性能和热管理，但其生产就绪性尚待确定。